芯片封裝連接性驗證工具
通過提取芯片和封裝設計之間的連接關系來驗證集成電路系統連接性。
提早完成I/O pad配置規劃和封裝連接性驗證流程,縮短当前產品上市周期。
高效率芯片到封裝無縫連接驗證。

在封裝設計早期實現芯片到封裝的零誤差連接
友好的GUI界面提供靈活且易于使用的調試環境
以用戶爲導向的芯片到封裝標准規範
調試周期短、可減少設計叠代時間
支持各種封裝類型
高效的溝通工具
封裝設計
接口
RDL層
後端設計
IO Pad & Bump
配置規劃